前回は、さまざまな光デバイスを紹介しました。今回は、半導体集積回路の基礎について解説します。2000 年、アメリカの技術者ジャック・キルビーが集積回路（Integrated Circuit：IC）の発明によってノーベル物理学賞を受賞しました。キルビーは、半導体メーカーであるテキサス・インスツルメント（TI）社の集積回路のキルビー特許でも有名です。このような半導体集積回路の発展には、日本の多くの研究者や技術者が大きく貢献しており、日本の半導体電子立国を牽引してきたことはいうまでもありません。今では直径300mm のシリコンウエハ上に、高度情報通信社会インフラを支える電子部品としてマイクロプロセサーやDRAM、フラッシュメモリなどが製造されています。
第5回「半導体集積回路」を解説していきます。
1. 集積回路の作り方
半導体大規模集積回路（Large Scale Integrated Circuit：LSI）は、シリコン（Si）ウエハ上に作製されます。パソコンの中にあるマイクロプロセッサやメモリなどの集積回路は、「0」と「1」の2 値のデジタル信号を扱う回路の集まりで構成されています。この基本になる論理ゲート回路は、「p チャネルMOSFET」と「n チャネルMOSFET」を組み合わせたCMOS 論理ゲート（Complementary CMOS：相補型MOS インバータ）から構成されます。MOS（Metal-Oxide-Semiconductor）FET は、ドレイン電極とソース電極の間に生成されるチャネルに流れる電流をゲート電極で電圧制御するトランジスタで、スイッチング動作をするデジタル回路に向いています。「n チャネルMOS」は電子が主役で、「p チャネルMOS」はホールが主役のトランジスタです。
p チャネルMOS は、n 型Si 基板上に作製され、ゲート電極に電圧を印加したときに生成されるｐチャネル反転層を利用します。n チャネルMOS は、p 型基板上に作製され、n チャネル反転層を利用します。n チャネルMOS では、ゲート電極に正の電圧を加えると半導体表面に電子が誘起され、ソースとドレイン間に電流が流れるようになります。p チャネルMOS では、ゲート電極に負の電圧を加えると表面にホール（正孔）が誘起され、電流が流れます。どちらのトランジスタでも基本ゲート回路を構成できるものの、貫通電流（無効電流）が流れることで消費電力が大きくなります。一方、p チャネルMOSとn チャネルMOS を直列に接続し、CMOS インバータとすると、無効電流は流れなくなります。これによって、デジタル回路の構成に最適な低消費電力を実現できることから、CMOS は大規模集積回路に採用されています。
図1 に、CMOS インバータの断面構造を示します。ここでは、n 型Si基板にp チャネルMOS が、p 基板領域（p ウエル）上にn チャネルMOS が作製されます。
図2 はCMOS インバータの回路図を表します。入力信号（V in ）がV ss のとき、p チャネルMOS はON となり電流が流れます。一方、n チャネルMOS はOFF で電流が流れません。このとき、出力電圧（V out ）はV dd になります。入力電圧がV dd のときは、逆にp チャネルMOS がOFF になり電流は流れません。しかし、n チャネルMOS がON になるので、出力電圧はV ss となります。V ss =0 のように接地電圧にすれば、信号は「1」と「0」の2 値のデジタル回路となり、貫通電流のない低消費電力を実現できます。これが、CMOS でデジタル回路を構成し高集積回路を作製できる理由です。
大規模集積回路の製造方法は非常に複雑で、半導体、金属、絶縁体の材料研究や各工程の半導体プロセス技術、それらを支える高度な評価技術など、どの製造工程でも最先端の科学技術が使われています。しかし、基本的な製造工程は、成膜工程、レジスト塗布工程、露光・現像工程、エッチング工程、イオン注入工程、レジスト除去工程からなり、各工程の繰り返しになります。集積回路の大規模化は、トランジスタや配線などの微細化の進化によって達成されてきました。このような微細化による集積率の変遷は、インテルの創業者の1 人であるゴードン・ムーアによって提案され、「ムーアの法則」として知られています。半導体のトランジスタ集積度が、1 年半で2 倍になるという法則です。この法則がスケーリングの指針となって、現在までの半導体製造技術が開発され、そして1 つのチップに数億ものトランジスタを集積する製品となってきました。そのような集積回路の微細パターン工程では、フォトリソグラフィ技術が使われます。図3 は、一般的なフォトグラフィ工程です。ここでは、一例として二酸化ケイ素SiO 2 酸化膜のパターン形成について示します。
（1）シリコンウエハ上に、SiO
2
酸化膜を成膜します。
（2）感光剤として、フォトレジストをウエハ全面に均一に塗布します。
（3）ステッパー（縮小投影型露光装置）により、集積回路のパターンが描かれているフォトマスク（レティクル）をレジスト上に縮小投影しながら、パターンを転写・焼き付けします。光が照射され、現像された部分が残るレジスト（不溶性）を「ネガレジスト」、逆に溶ける場合を「ポジレジスト」と呼び、パターン形成によって使い分けています。
（4）露光した部分を現像液で溶かす工程で、この工程で溶けずに残っているレジストを「レジストマスク」と呼びます。
レジストをマスクとして、SiO 2 膜をエッチングします。溶液で行う場合は「ウエットエッチング」、プラズマを用いる場合は「ドライエッチング」と呼びます。SiO 2 酸化膜をエッチングした後、フォトレジストを除去します。フォトレジストにカバーされた部分は酸化膜が残り、最終的な酸化膜パターンが形成されます。
このように、残ったフォトレジストをマスクにして加工し、さまざまなパターン形成が行われます。微細化の寸法は、ステッパーに使用する光源で決まってきます。光の波長が短くなるほど解像度が向上します。初期の頃は可視光光源（波長g 線：436nm）が使われました。現在ではエキシマレーザ（Excimer Laser：波長193nm）が使われ、さらなる微細化には波長10nm 以下のEUV 光が採用されています。このようなシリコン半導体における将来の技術トレンドは、国際半導体技術ロードマップ（ITRS）の中で詳しく記述されています。
2. 半導体メモリ
半導体メモリとは、回路を電気的に制御することで、データを記憶保持する役割を持つ半導体記憶装置です。半導体メモリは、電源を切ると記憶内容が失われるDRAM のような「揮発性メモリ」と、電源を切っても記憶内容は失われないフラッシュメモリのような「不揮発性メモリ」に大きく分類されます。
・揮発性メモリ
DRAM（Dynamic Random Access Memory）はパソコンの主記憶装置として使われ、随時データを読み書きできます。DRAM の1 ビットであるメモリセル構造を、図4 に示します。
DRAM のメモリセルは、MOSトランジスタ1 個とコンデンサ（キャパシタ）1 個から構成されます。DRAM では、キャパシタに蓄積される電荷の有無によって情報が記憶されます。従って、電源を切るとデータが消えてしまいます。また、電源が入っている状態でも電荷は時間とともに失われるので、データが消失する前にリフレッシュ動作をし続ける必要があります。再読み込みする動的な意味から「ダイナミック」と名付けられています。メモリセルは碁盤の目のように配置され、横方向と縦方向にワード線とビット線が配線されています。このワード線とビット線の制御によって、碁盤の目の交差点を選択し、MOS トランジスタのスイッチをオンやオフにして、コンデンサに電荷の書き込みと読み出しを行います。
従って、キャパシタに電荷がある場合を「1」、ない場合を「0」としてメモリ動作をします。DRAM の集積度を大きくするためには、メモリセルの面積を小さくする必要があります。DRAM では、1M ビット集積度までは平面的なプレーナ構造のキャパシタが使われており、集積度の大きなものには、メモリセル構造が立体化された「トレンチキャパシタ」が使われています。
・不揮発性メモリ
不揮発性メモリの代表として「フラッシュメモリ」があり、携帯電話やデジタルカメラで使われる、電源を切っても記憶が保存される半導体メモリです。また、パソコンに直接差し込むだけでデータの読み込みや書き込みができるUSB（Universal Serial Bus）メモリにも、フラッシュメモリが使われています。フラッシュメモリは、NAND 型とNOR 型に分類されます。NAND 型は集積度の高さが特長であり、NOR 型は読み取り速度が速いという特長があります。基本のメモリセルは、MOS トランジスタの制御ゲートと基板の間に挟まれた、第2 のゲートであるフローティング（浮遊）ゲートで構成されます。このフローティングゲートに、電荷がある場合とない場合でメモリの「1」と「0」の状態を作り、電源を切っても記憶が残るようになっています。情報通信の新しい通信規格である「5G」が世界的に普及する中、メモリの活用領域も大きくなることから、フラッシュメモリの需要もますます大きくなると予想されます。
3. マイクロ波集積回路
全6回で下記の内容を解説しています。
- 第1回 半導体とは
- 第2回 n型半導体とp型半導体
- 第3回 エレクトロニクスを支える電子デバイス
- 第4回 フォトニクスを支える光デバイス
- 第5回 半導体集積回路
- 第6回 社会を支えるさまざまな半導体の応用
